



RS6130 硬件设计与 PCB Layout

指导手册

页数：59
版本号：1.11
日期：2026-06-17

版本记录

版本号	备注	日期
1.11	更新章节 7.1 注意事项, 新增电源注意事项	2026-06-17
1.10	增加章节 7.3 SPI 多雷达硬件设计	2026-01-29
1.9	更新章节 10 设计 Checklist 修正内容错误 更新章节 9.1.1, 更新 “RadarAnalysisTool” 使用方法	2025-10-25
1.8	更新章节 9.1, 新增另一种底噪测量方法 更新章节 10.2 PCB Layout Checklist, 新增 DCDC 走线检查	2025-10-10
1.7	更新章节 7.2 增加电路模块说明 增加章节 8 PCB Layout 指南 增加章节 9.3 PCB 性能验证方案 增加章节 9.4 Q&A 增加章节 10 Checklist	2025-09-19
1.6	更新章节 7.2 参考原理图	2025-07-11
1.5	更新章节 5.1 上电时序 更新章节 7.2 参考原理图	2025-05-10
1.4	更新章节 7: 更新原理图	2025-02-11
1.3	更新章节 4.1: 增加 ATE 测试简述 更新章节 4.3: 增加 PB0、PB2 注意事项 增加章节 5 上电时序 更新章节 7: 参考原理图增加 C18 增加章节 8 产品包装说明	2024-07-16
1.2	增加接口使用说明	2024-06-26
1.1	更新原理图	2024-04-30
1.0	初版	2024-03-10

目录

版本记录.....	ii
目录.....	iii
图片目录.....	v
表格目录.....	vii
1 特性.....	1
2 管脚说明.....	2
2.1 芯片管脚图.....	2
2.2 管脚说明.....	2
2.3 GPIO 复用表.....	4
3 外设接口特性.....	6
3.1 GPIO.....	6
3.2 UART.....	6
3.3 IIC.....	6
3.4 SPI.....	7
3.5 PWM.....	7
3.6 GPADC.....	7
4 外设接口使用指导.....	9
4.1 GPIO 使用注意事项.....	9
4.2 接口推荐使用.....	9
4.2.1 UART 接口推荐使用.....	9
4.2.2 IIC 接口推荐使用.....	9
4.2.3 SPI 接口推荐使用.....	9
4.3 进入烧录模式.....	10
4.4 烧录接口.....	10
5 上电时序.....	11
5.1 上电时序.....	11
6 封装说明.....	12
6.1 封装框图.....	12
6.2 PCB 焊盘图.....	13
7 参考原理图.....	14
7.1 注意事项.....	14

7.2 参考原理图.....	15
7.3 SPI 多雷达硬件设计.....	18
7.3.1 SPI 多雷达使用约束.....	18
7.3.2 推荐方案.....	18
8 PCB Layout 指南.....	20
8.1 PCB 地板性能优化.....	20
8.2 芯片摆放朝向.....	26
8.3 PCB 单面布局 Layout 要求.....	26
8.4 PCB 双面布局 Layout 要求.....	27
8.5 DCDC Layout.....	29
8.6 时钟 Layout.....	30
8.7 天线 Layout.....	30
8.8 对外 SPI Layout.....	31
8.9 LAYOUT 实例-P1806 模组（无 BLE/无 DCDC/单面）.....	32
8.10 LAYOUT 实例-P1812 模组（紧凑布局/带 DCDC/双面）.....	35
9 PCB 性能分析.....	38
9.1 底噪测量.....	38
9.1.1 基于 RadarAnalysisTool 测量.....	38
9.1.1.1 上位机使用方法.....	38
9.1.1.2 判断标准.....	40
9.1.2 基于 MotionDetectionDemoTool 测量.....	42
9.1.2.1 上位机使用方法.....	42
9.1.2.2 判断标准.....	42
9.2 DCDC 输出性能测量.....	44
9.3 PCB 性能验证方案.....	44
9.4 Q&A.....	45
10 设计 Checklist.....	46
10.1 原理图 Checklist.....	46
10.2 PCB Layout Checklist.....	48
11 产品包装说明.....	50
11.1 包装尺寸说明.....	50

图片目录

Figure 2-1	管脚图.....	2
Figure 6-1	封装框图.....	12
Figure 6-2	PCB 焊盘图.....	13
Figure 7-1	参考原理图.....	15
Figure 7-2	SPI 多从机硬件连接示意图.....	18
Figure 7-3	SPI 多从机硬件结构单电源开关方案.....	19
Figure 8-1	PCB 地板方向定义示意图.....	20
Figure 8-2	PCB 沿 E 面尺寸变化的辐射方向图对比.....	21
Figure 8-3	PCB 沿 H 面尺寸变化的辐射方向图对比.....	22
Figure 8-4	方案一的覆铜区域示意图.....	22
Figure 8-5	方案二的梯形开窗示意图.....	23
Figure 8-6	方案一与方案二的辐射方向图对比.....	24
Figure 8-7	芯片摆放朝向.....	26
Figure 8-8	PCB 单面布局顶层(雷达芯片面).....	26
Figure 8-9	PCB 单面布局第二层铺 GND.....	27
Figure 8-10	PCB 单面布局 DCDC Layout 参考图.....	27
Figure 8-11	PCB 双面布局顶层 Layout.....	28
Figure 8-12	PCB 双面布局第二层铺 GND.....	28
Figure 8-13	PCB 双面布局第四层 Layout (DCDC 布局 1)	29
Figure 8-14	PCB 双面布局 DCDC Layout (DCDC 布局 2)	29
Figure 8-15	DCDC Layout.....	30
Figure 8-16	时钟 layout.....	30
Figure 8-17	BLE 天线 layout.....	31
Figure 8-18	P1806 模组原理图.....	32
Figure 8-19	TOP 层 器件布局.....	32
Figure 8-20	BOTTOM 层 概要.....	33
Figure 8-21	TOP 层 layout.....	33
Figure 8-22	GND02 层 layout.....	33
Figure 8-23	PWR03 层 layout.....	34
Figure 8-24	BOTTOM 层 layout.....	34
Figure 8-25	P1812 模组原理图.....	35
Figure 8-26	概要.....	35
Figure 8-27	TOP 层 LAYOUT.....	36

Figure 8-28	GND02 层 LAYOUT.....	36
Figure 8-29	PWR03 层 LAYOUT.....	37
Figure 8-30	BOTTOM 层 LAYOUT.....	37
Figure 9-1	PCB 性能测试步骤一.....	39
Figure 9-2	PCB 性能测试步骤二.....	39
Figure 9-3	PCB 性能测试步骤三.....	40
Figure 9-4	正常图形.....	41
Figure 9-5	异常图形（RS6130 受 DCDC 干扰案例）	41
Figure 9-6	上位机设置步骤.....	42
Figure 9-7	正常底噪图形.....	43
Figure 9-8	异常底噪图形.....	43
Figure 11-1	托盘尺寸示意一.....	50
Figure 11-2	托盘尺寸示意二.....	51

表格目录

Table 2-1	管脚说明.....	2
Table 2-2	GPIO 复用表.....	4
Table 7-1	电路模块说明.....	16
Table 8-1	毫米波雷达 PCB 地板参考设计.....	25

1 特性

• FMCW 毫米波雷达

- 58-64 GHz 覆盖范围, 6GHz 扫描带宽
- 1 个发射通道和 3 个接收通道, 带有 AiP 封装天线
- 集成 RFPLL、DPLL、发射机、接收机、模数转换器和基带
- HWA 用于 1D/2D FFT、静态杂波去除和 CFAR 操作

• 2.4GHz 无线连接

- 协议: 支持 BLE 5.3、BLE Mesh、IEEE 802.15.4、Thread 1.3、Matter 1.1 和 2.4GHz 专有协议
- 蓝牙 PHY: 1Mbps、2Mbps、长距离 S2 (500Kbps)、S8 (125Kbps)

• 应用系统

- 32 位 RISC-V CPU, 具有 FPU (高达 128MHz) 和 I/D 缓存, 用于雷达后处理、无线和应用

• 主机和设备接口

- x3 UART
- x2 QSPI with XIP
- x2 I2C

- x8 PWM
- x10 GPADC

• 时钟源

- 32/40MHz 晶体振荡器作为时钟参考
- 内部 LSI 和 MSI RC 振荡器
- 用于低功耗运行的可选 32kHz 晶体

• 电源管理

- 1.7V 至 5.5V 单电源
- 内置 LDO 网络, 用于增强 PSRR
- BOM 优化和功耗优化模式

• 超低功耗特性

- 电源状态: 关闭、待机、空闲和活动 (传感、处理和连接)

• 封装

- AiP FCCSP: 8.8 x 5.8 mm² with 56pins

• 温度范围

- 工作结温: -40°C 至 105°C

2 管脚说明

2.1 芯片管脚图




Figure 2-1 管脚图

2.2 管脚说明

Table 2-1 管脚说明

Pin 名称	I/O	Pin 编号	备注
VCC	Power In	H10	电源输入, 1.7~5.5V
VINT	Power Out	H9	INT LDO 输出
VEXT	Power Out	H11	EXT LDO 输出
VDIG	Power Out	H8	DIG LDO 输出
VDDIO	Power In	H12	GPIO 电源输入, 1.7~3.6V

V18	Power In	A5	MMW 模拟电源输入, 1.5~2.5V
V13T	Power In	A4	MMW 射频发射电源输入 1.2~2.5V
V13R	Power In	A3	MMW 射频接收电源输入, 1.2~2.5V
VRF	Power Out	A2	MMW RF LDO 输出, 默认 1.0V
V13M	Power In	A8	2.4G 模拟电源输入, 1.2~2.5V
XL1	Analog	A6	32/40M 晶振输出
XL2	Analog	A7	32/40M 晶振输入
ANT	RF	A10	2.4G 天线端口
GND	Ground	A1,B1,C1,D1,E1, H1,B2,C2,D2,E2, F2,G2,A9,A11,A 13,B11,B12,C11, C12,H13	芯片地
NRST	In	G13	芯片复位, 默认上拉到 VDDIO
PA0	In/Out	G11	GPIO 输入输出, Wakeup IO
PA1	In/Out	F11	GPIO 输入输出, Wakeup IO
PA2	In/Out	G12	GPIO 输入输出, Wakeup IO
PA3	In/Out	F12	GPIO 输入输出, Wakeup IO
PA4	In/Out	F13	GPIO 输入输出, Wakeup IO
PA5	In/Out	E13	GPIO 输入输出, Wakeup IO
PA6	In/Out	E12	GPIO 输入输出, Wakeup IO
PA7	In/Out	E11	GPIO 输入输出, Wakeup IO
PA8	In/Out	A12	GPIO 输入输出, Wakeup IO
PA9	In/Out	B13	GPIO 输入输出, Wakeup IO
PA10	In/Out	C13	GPIO 输入输出, Wakeup IO
PA11	In/Out	D13	GPIO 输入输出, Wakeup IO
PA12	In/Out	D12	GPIO 输入输出, Wakeup IO
PA13	In/Out	D11	GPIO 输入输出, Wakeup IO
PB0	In/Out	F1	GPIO 输入输出, Wakeup IO

PB1	In/Out	G1	GPIO 输入输出, Wakeup IO
PB2	In/Out	H5	GPIO 输入输出
PB3	In/Out	H3	GPIO 输入输出
PB4	In/Out	H2	GPIO 输入输出
PB5	In/Out	H4	GPIO 输入输出
PB6	In/Out	H6	GPIO 输入输出
PB7	In/Out	H7	GPIO 输入输出

2.3 GPIO 复用表

Table 2-2 GPIO 复用表

GPIO Name	Func2	Func3	Func4	Func5	Func6	Func7	Func after rst
PA0/WIO0	SPI0_CS	UART1_TX			PWM0		OFF/No-Pull
PA1/WIO1	SPI0_CLK	UART1_RX			PWM1		OFF/No-Pull
PA2/WIO2	SPI0_MOSI	UART1_RTS	I2C0_SDA	UART2_TX	PWM2		OFF/No-Pull
PA3/WIO3	SPI0_MISO	UART1_CTS	I2C0_SCL	UART2_RX	PWM3		OFF/No-Pull
PA4/WIO4	SPI0_HOLD	I2C0_SDA			PWM4		OFF/No-Pull
PA5/WIO5	SPI0_WP	I2C0_SCL			PWM5		OFF/No-Pull
PA6/WIO6	UART1_RTS	UART2_TX	I2C1_SDA		PWM6	GPADC6	OFF/No-Pull
PA7/WIO7	UART1_CTS	UART2_RX	I2C1_SCL		PWM7	GPADC7	OFF/No-Pull
PA8/WIO8/LXL1 ¹	UART1_TX	I2C1_SCL			PWM0	GPADC0	OFF/No-Pull
PA9/WIO9/LXL2 ¹	UART1_RX	I2C1_SDA			PWM1	GPADC1	OFF/No-Pull
PA10/WIO10	I2C1_SDA				PWM2	GPADC2	OFF/No-Pull
PA11/WIO11	I2C1_SCL				PWM3	GPADC3	OFF/No-Pull
PA12/WIO12	UART2_RX	UART1_RTS			PWM4	GPADC4	OFF/No-Pull
PA13/WIO13/TEST ²	UART2_TX	MCO_CLK			PWM5	GPADC5	IN/UP
PB0/WIO16	UART0_TX ³				PWM0		OFF/UP
PB1/WIO17	UART0_RX ³				PWM1		OFF/UP
PB2	UART0_RTS	FC_WP	SPI0_WP		PWM2		OFF/UP
PB3	UART0_CTS	FC_HOLD	SPI0_HOLD		PWM3		OFF/UP

PB4	FC_CS	UART2_RX	SPI0_CS		PWM4		OFF/No-Pull
PB5	FC_CLK	UART2_TX	SPI0_CLK		PWM5		OFF/No-Pull
PB6	FC_MOSI	I2C0_SDA	SPI0_MOSI		PWM6		OFF/No-Pull
PB7	FC_MISO	I2C0_SCL	SPI0_MISO		PWM7		OFF/No-Pull

1. LXL1 and LXL2 是 32K 晶振管脚，与 PA8 和 PA9 复用，用作模拟功能时 GPIO 功能需要关闭。
2. 芯片初次上电或者复位后重启，PA13 会被配置成输入并上拉模式，如果此时该 IO 被拉到 GND，则会进入 ATE 测试模式，所以 PA13 要避免被拉低。
3. 芯片默认使用 PB0 和 PB1 的 UART0 作为默认下载和控制串口。

3 外设接口特性

3.1 GPIO

芯片提供 22 个 GPIO，所有 GPIO 接口都具有复杂的复用关系。

GPIO 特性如下：

- 输入、输出和高阻三种模式
- 输入模式支持上拉和下拉，输出模式支持推挽和开漏
- IO 驱动能力可配置 20mA、40mA、60mA 和 80mA
- 所有 IO 支持中断模式
- 16 个 IO（PA0~PA13，PB0~PB1）支持低功耗休眠保持和中断唤醒功能

3.2 UART

芯片提供三个 UART 控制器 UART0、UART1 和 UART2，UART0 和 UART1 具有硬件流控功能。

UART 特性如下：

- 兼容工业标准 16550
- 支持硬件流控模式
- 支持波特率自适应
- 支持 DMA
- 支持小数分频波特率，最高波特率 3Mbps
- 支持低功耗休眠唤醒

3.3 IIC

芯片提供两个 IIC 控制器 IIC0 和 IIC1。

IIC 特性如下：

- 支持主机和从机模式

- 支持标准模式 100Kb/s、快速模式 400Kb/s 和快速模式增强 1Mb/s
- 支持 7 位地址和 10 位地址
- 支持 DMA
- 支持低功耗休眠唤醒

3.4 SPI

芯片提供一个 QSPI 控制器，支持全双工、半双工和串行单工传输。

QSPI 特性如下：

- 支持主机和从机模式
- 最高工作频率 96MHz
- 支持单线、两线和四线
- 可配置时钟极性和相位
- 支持 DMA
- 支持主机模式延时采样
- 支持低功耗休眠唤醒

3.5 PWM

芯片提供 4 个 PWM 发生器，每个 PWM 发生器输出两路 PWM 信号和一对互补信号。

PWM 特性如下：

- 8 路 PWM 输出和 4 路捕获输入（PWM0、PWM2、PWM4 和 PWM6）
- 可配置死区
- 支持脉冲信号、周期信号和互补信号输出
- 0-100%占空比可调

3.6 GPADC

芯片提供一个 12-bit 分辨率和 10-bit 有效位的 SAR ADC 转换器。

GPADC 特性如下：

- 8 路复用 ADC
- 支持校准和补偿
- 参考电压 1.2V，支持 2/3、1/2、1/3、1/5 和 1/9 挡位电压衰减，最大输入电压 3.3V
- 过采样可配置：16、32、64、128
- 支持数据比较和数据中断
- 支持四种工作模式：单模式、单周期模式、连续模式和突发模式

4 外设接口使用指导

4.1 GPIO 使用注意事项

个别 GPIO 具有特殊特性，应用方案中需注意以下事项：

- 1) PA0~PA13 和 PB0~PB1 具有 WIO 功能，支持低功耗场景中中断方式唤醒系统，其它 GPIO 不具备该功能；
- 2) PA13 具有进入芯片 ATE 测试模式功能（此功能只用于芯片生产测试，不适用于方案开发），在芯片 NRST 拉低或初次上电时，PA13 处于弱上拉状态。当 NRST 拉高释放或初次上电时 PA13 不能被拉低，芯片启动完成后 PA13 可正常使用；
- 3) 芯片上电或复位启动时，PB0 和 PB2 输出高电平，维持时间几十 us；
- 4) 芯片上电或复位启动后，PA0 和 PA1 处于弱上拉输入状态。
- 5) 对于不使用的 IO，空接即可。

4.2 接口推荐使用

4.2.1 UART 接口推荐使用

- 1) PB0 和 PB1 是默认的 UART0，作为芯片烧录固件接口和通信接口，支持低功耗唤醒功能；
- 2) PB2~PB7 是应用专用外挂 Flash 接口；
- 3) PA0 是固件默认 UART1-TX 上报数据接口，应用设计中 PA0 优先考虑作为 debug 或上报数据接口。
- 4) 触发输出信号可选择 PA6/PA11，一般只需一个触发信号。
- 5) 为了便于做雷达性能分析，强烈建议预留 PA0、PB0、PB1 做测试点，底噪测试时会使用到这 3 个信号。

4.2.2 IIC 接口推荐使用

- 1) PA4 和 PA5 是默认的 IIC0，作为芯片烧录固件接口和通信接口，支持低功耗唤醒功能；
- 2) APB0 是芯片进入强制烧录模式的触发信号。
- 3) 触发输出信号可选择 PA6/PA11，一般只需一个触发信号。
- 4) 为了便于做雷达性能分析，强烈建议预留 PA0、PB0、PB1 做测试点，底噪测试时会使用到这 3 个信号。

4.2.3 SPI 接口推荐使用

- 1) PA0~PA3 是默认的 SPI0，作为芯片烧录固件接口和通信接口，支持低功耗唤醒功能；
- 2) PB2~PB7 是应用专用外挂 Flash 接口；

- 3) PB0 是芯片进入强制烧录模式的触发信号。
- 4) 触发输出信号可选择 PA6/PA11，一般只需一个触发信号。
- 5) 为了便于做雷达性能分析，强烈建议预留 PA0、PB0、PB1 做测试点，底噪测试时会使用到这 3 个信号。
- 6) 注意：若 SPI 的工作频率为 30MHz 以上，请确保主控端的 SPI 控制器具备数据采样延时调节能力，以确保不同频率下正确读取雷达数据。

4.3 进入烧录模式

根据具体硬件配置，用户可通过以下两种方案让芯片进入烧录模式。

方案一：主控可通过 IO 控制 NRST 引脚

- 1) 保持 VCC 上电，PB0 与 PB2 为高电平；
- 2) 设置 NRST 为低电平，并延时 20ms；
- 3) 设置 NRST 为高电平，并延时 50ms；
- 4) 设置 PB0(或 PB2)为低电平，设置 NRST 为低电平；
- 5) 延时 20ms，设置 NRST 为高电平；
- 6) 延时 50ms，设置 PB0(或 PB2)为高电平，至此，芯片与 flash 完成复位并进入烧录模式。

方案二：适合外部有控制电源断电机

- 1) 对我司芯片与 Flash 或模组进行断电，若外部电容 10uF，建议断电保持时间 10s。请根据外部电容、实际掉电快慢，调整断电保持时间；
- 2) 设置 PB0(或 PB2)为低电平；
- 3) 对我司芯片与 Flash 或模组重新上电，延时 50ms，设置 PB0(或 PB2)为高电平，至此，芯片与 flash 完成复位并进入烧录模式。

4.4 烧录接口

芯片提供 UART、IIC 和 SPI 三种接口烧录固件，采用轮询方式配置通信接口。默认的烧录接口配置如下：

- 1) UART 使用 PB0、PB1 的 UART0 接口
- 2) IIC 使用 PA4、PA5 的 IIC0 接口
- 3) SPI 使用 PA0~PA3 的串行单工模式

芯片进入强制烧录模式后，UART、IIC 和 SPI 三个接口轮询握手通信，通信成功后进行烧录下载固件。

5 上电时序

5.1 上电时序

本芯片对各电源的上电时序无特殊要求，但针对不同配置的方案，仍有以下注意事项：

1) 若使用 SPI NOR Flash 作为启动设备，且 NRST 信号默认上拉到 VDDIO，不受外部信号控制：

芯片上电且 NRST 松开（电压爬升到高电平）后，会立即启动并尝试读取 SPI NOR Flash 内的固件，另一方面，SPI NOR Flash 在其 VCC 上电后仍需经过指定时长，方可被访问，一般情况下，本芯片方案使用 VDDIO 为 SPI NOR Flash 供电，因此，需在 NRST 引脚外围增加 RC 延时电路（具体参考 Figure 7-1 参考原理图），保证上电过程中，SPI NOR Flash 上电并经过所需延时后，芯片 NRST 信号才被松开。

请用户根据 SPI NOR Flash 规格书中的上电时序要求，计算 RC 延时电路的参数。

2) 若使用 SPI NOR Flash 作为启动设备，且 NRST 受外部主控控制，则可在上电完成且外部主控就绪，确保 SPI NOR Flash 上电完成后，通过操控 NRST 对本芯片进行复位启动。

6 封装说明

6.1 封装框图

RS6130 采用 FCCSP 封装, bump 直径 350um, pitch 650um, standoff 280um, 8.8 x 5.8 x 0.68 mm³ 大小, 56 个 ball。




Figure 6-1 封装框图

6.2 PCB 焊盘图




Figure 6-2 PCB 焊盘图

7 参考原理图

7.1 注意事项

- 电源

- **OPTION A:** 相比采用 RS6130 内部 LDO 为 V13 供电，采用外部 **DCDC** 供电会更节约功耗，若用户对功耗不敏感，可删除此部分电路，从而节省 BOM 成本。
- VCC 与 VDDIO 由外部供电，若 VCC 低于 3.6V，则可把 VCC 与 VDDIO 绑定到一起，由一个电源供电。
- VEXT 与 V18 引脚需相连接，不可与外部电源和负载相连。

- 蓝牙

- **OPTION B:** “32.768KHz” 用于蓝牙子系统，若用户不需要蓝牙功能，可删除此部分电路。
- **OPTION C:** “BLE ANTENNA”用于蓝牙子系统，若用户不需要蓝牙功能，可删除此部分电路。

- 对外连接

主控可通过 UART0/I2C0/SPI0 中的任意一个接口控制雷达，默认采用 UART0。

触发输出信号可选择 PA6/PA11，一般只需一个触发信号。

若有 OTA 固件需求，可把 PB0 引出，用以控制芯片进入烧录模式，具体参考章节 4.3。

为了便于做雷达性能分析，强烈建议预留 PA0、PB0、PB1 做测试点，底噪测试时会使用到这 3 个信号。

- **OPTION D:** CONNECT By I2C0
- **OPTION E:** CONNECT By SPI0

- 对于不使用的管脚，空接即可。

7.2 参考原理图




Figure 7-1 参考原理图

电路设计时，请仔细阅读下表中各电路模块的说明：

Table 7-1 电路模块说明

模块	器件	描述
RS6130	C1,C4,C9,C10,C12,C13	芯片去耦电容（X5R，精度±10%，耐压 6.3V），不要更改容值。
	R1,C2	NRST 上电 RC 延时，保证 NRST 松开前，FLASH 已准备好，需根据 flash 的上电时序设置参数，具体可参考章节 5.1 上电时序说明。
DCXO 32M	U6,C16,C17	晶振规格 32MHz，12pF，精度±10ppm；C16,C17（C0G，精度±1%，耐压 6.3V）为匹配电容，芯片有内置电容，故默认 NC。
32.768KHz 【OPTION B】	U7,C14,C15	低频晶振 32.768KHz，精度±20ppm，C14,C15（C0G，精度±1%，耐压 6.3V）为匹配电容，不能 NC，根据选型配容值。此晶振给待机状态下的蓝牙系统提供精确计时，若不使用蓝牙，可删除。
BLE ANTENNA 【OPTION C】	R6,L3,L4,E1	蓝牙天线及匹配电路；匹配电路需根据所选天线类型修改，天线馈电信号走线需做 50 欧姆阻抗匹配；若不使用蓝牙，可删除，信号空接即可。
SPI NOR	R3,R4,R5,R7,R8,U3	R3,R4,R5,R7,R8 为上拉电阻（精度±5%）；U3 为 flash，请从《关键 BOM 选型指导手册》中选型。若 U3 选择 WINBOND 的 flash，需添加 R7,R8 进行上拉，flash 才能进入最低休眠功耗；使用其他品牌 flash 时，R7,R8 可删除。
DCDC 【OPTION A】	选择说明	相比采用 RS6240 内部 LDO 为 V13 供电，采用外部 DCDC 供电会更节约功耗，若用户对功耗不敏感，可删除此部分电路，从而节省 BOM 成本。
	L1,C3,C8,C11	JW5712A 典型匹配电路 L1：DCDC 匹配电感，DCR≤300mΩ，额定电流≥300mA，如 LQM18PN2R2MFRL C：匹配电容（X5R，精度±10%，耐压 6.3V）
	U2	JW5712A，低功耗 DCDC，不建议更换其他型号；若需更换其他型号，需满足静态电流小于 600nA，工作电流大于 400mA，输出 1.3V，更多型号请参考《关键 BOM 选型指导手册》。
	L2	DCDC 输出滤波磁珠，220Ω@100MHz，DCR≤0.1Ω，额定电流≥250mA，如 BLM15PX221SN1D。
	C5,C6,C7	DCDC 输出滤波储能电容（X5R，精度±20%，耐压 6.3V），不同供电类型的低功耗应用场景匹配容值有变化： ➤ 纽扣电池、干电池等内阻大的电池：电池端加 200uF 电容，预留 2 个电容位备用，C5、C6、C7 均贴 47uF。实际若布局空间不足，可适当减少容值，并参考“章节 9.2.DCDC 输出性能测量”确认性能。 ➤ 锂电池或常在电等内阻小的电池：电池端预留 2 个电容位备用，C5、C6 贴 10uF，C7 NC。

CONNECT By UART0 【Default】

CONNECT By I2C0 【OPTION D】

CONNECT By SPI0 【OPTION E】

- 主控可通过 UART0/I2C0/SPI0 控制雷达，默认 UART0；为了便于做雷达性能分析，强烈建议预留 PA0,PB0,PB1 做测试点，PCB 性能分析时会用到这 3 个信号。
- VCC 与 VDDIO 由外部供电，若 VCC 低于 3.6V，则可把 VCC 与 VDDIO 绑定到一起，由一个电源供电。
- 通常把 PA6/PA11 用作中断触发信号，以唤醒主机。
- 若有在线更新固件需求，则需把 PB0 引出，用以控制芯片进入烧录模式。
- 若 VCC 没有做电源开关，则需把 NRST 信号连接到主控，以辅助实现异常复位或在线更新固件。
- 对于 UART0 的引脚 RX(PB1)/SPI0 的引脚 CS(PA0),CLK(PA1)/I2C0 的引脚 SDA(PA4),SCL(PA5)，在雷达休眠时，不能处于浮空状态，否则雷达会有异常漏电；若主控端在休眠时无法把对应信号引脚置于固定电平，则需要添加外部下拉电阻 R9/R10,R11/R12,R13 固定电平，若是主控端可以固定电平，可删除。

7.3 SPI 多雷达硬件设计

7.3.1 SPI 多雷达使用约束

用户在使用多雷达方案时，要确保多雷达能够进行正常烧录程序，需满足以下约束条件：

- SPI 多雷达在烧录过程中，未被选中的雷达 VDDIO 必须处于有电状态。
- SPI 多雷达在烧录过程中，未被选中的雷达必须处于复位状态或者应用模式。

7.3.2 推荐方案

基于以上约束条件，我司提供以下多雷达硬件结构方案：

- 1、主机端通过 IO 口，单独控制不同雷达的 NRST 引脚。在烧录时，对于未被 SPI_CS 选中的雷达，NRST 处于拉低状态，保证未被选中的雷达处于复位状态。
- 2、每个雷达模组的 VCC 和 VDDIO 并联，通过开关实现独立控制。在烧录时，所有雷达处于上电状态，保证 VDDIO 有电。

注：雷达烧录时需按照指定流程操作，详细内容请参考《RS6xxx_固件下载_开发手册》中的章节 3.1.2。




Figure 7-2 SPI 多从机硬件连接示意图

若按照上述方案设计，可在某个雷达模组出现异常后，通过独立控制的电源开关，重新上电彻底复位该模组，且不影响其他模组。

若用户主机端 IO 数量不足，亦可使用以下简化方案，如 Figure7-3 所示，所有电源开关集合为一个电源总线开关，此方案的使用限制为，所有雷达模组必须同步上下电。




Figure 7-3 SPI 多从机硬件结构单电源开关方案

8 PCB Layout 指南

RS6130 雷达性能对器件和 GND 布局比较敏感，对不同应用要求分为 PCB 单面布局和 PCB 双面布局。

PCB 单面布局适用于雷达角度和方向图要求不高的应用，板子面积小于 25mm*25mm 建议不使用 DCDC 电路。

PCB 双面布局要求雷达芯片单独在一面，适用于雷达角度和方向图要求高的应用。

雷达硬件应用方案建议采用四层板设计，下面将按四层板进行 layout 设计指引。

8.1 PCB 地板性能优化

除了天线罩支撑结构和雷达周边环境会对雷达的性能造成影响，PCB 地板的大小对雷达也存在一定的影响。因此，在必要的情况下，可对 PCB 进行特殊处理，以满足雷达更加优异性能的情况。

以下是不同 PCB 地板尺寸下，RS6130 辐射方向图的结果：





Figure 8-1 PCB 地板方向定义示意图







Figure 8-2 PCB 沿 E 面尺寸变化的辐射方向图对比






Figure 8-3 PCB 沿 H 面尺寸变化的辐射方向图对比

根据 Figure 8-3 可知，RS6130 的辐射方向图 H 面基本上不会随着 PCB 的尺寸增大而有太大的变化，而 E 面的辐射方向图会随 PCB 尺寸地增加在辐射方向图上产生波纹，PCB 边缘离 RS6130 基板边缘每增加一个空气波长会引入一个波纹，并在达到一定程度后，大角度的辐射方向图因波纹的影响下恶化得更为严重，这是 PCB 地板表面波造成的影响。

为减弱 PCB 地板对于雷达性能的影响，可以针对 PCB 地板进行优化设计。

方案一：PCB 尺寸在 E 面方向进行限制或者进行 PCB 去铜处理，确保 PCB 板边或覆铜区域到芯片封装边缘距离大于半个波长且不超过一个波长，即 $2.5\text{mm} \leq d \leq 5\text{mm}$ ，如下图所示：




Figure 8-4 方案一的覆铜区域示意图

方案二：在 PCB 上进行梯形开窗，梯形开窗离芯片间距 $d=5\text{mm}$ ，梯形高度 $h \geq 3/4$ 个空气波长，空气波长 $\lambda_0 = 5\text{mm}$ ，即 $h \geq 3.75\text{mm}$ ， $w \geq 3.75\text{mm}$ ，其他尺寸如下图所示：






Figure 8-5 方案二的梯形开窗示意图

进行去铜处理和梯形开窗后，其辐射方向图仿真结果对比如下所示：








Figure 8-6 方案一与方案二的辐射方向图对比

根据 Figure 8-6 可知，PCB 地板尺寸在 H 面方向上的可不做限制，而在 E 面方向上，为确保获得最佳性能，E 面方向上的 PCB 地板尺寸可选择 11mm~16mm 之间。在 PCB 尺寸超过 16mm 时，则需要采用上述的两种方案。

Table 8-1 毫米波雷达 PCB 地板参考设计

芯片 类型	RS6130
PCB 类型 1	 芯片长边 PCB 无要求 芯片短边 PCB 尺寸：11mm~16mm
PCB 类型 2	 芯片长边 PCB 尺寸无要求 芯片短边 PCB 大于 16mm 的情况,PCB 地板增加梯形开窗,开窗距芯片边缘 d=5mm,梯形平行短边与芯片长边长度一致 $h \geq 3.75\text{mm}$, $w \geq 3.75\text{mm}$

8.2 芯片摆放朝向

由于芯片天线特性所致，不同方向的辐射强度会略有不同，不带天线罩时，E 面 FOV 约 130 度，H 面 FOV 约 110 度，带上平面天线罩时，E 面 FOV 约 120 度，H 面 FOV 约 100 度。因此，若使用场景为侧装，建议芯片竖放，使用 E 面探测水平方向。如下图所示。




Figure 8-7 芯片摆放朝向

8.3 PCB 单面布局 Layout 要求

单面布局顶层器件布局，芯片摆在板子中间对称位置，VRF、V13、VCC、VDDIO、V18 和 VDIG 电容必须紧靠芯片侧边摆放，如下图：




Figure 8-8 PCB 单面布局顶层(雷达芯片面)

单面布局第二层铺完整 GND，如下图：




Figure 8-9 PCB 单面布局第二层铺 GND

单面布局带 DCDC 设计，Layout 参考如下图：




Figure 8-10 PCB 单面布局 DCDC Layout 参考图

单面布局 Layout 要求：

- VCC、VDDIO、VRF、V18 和 V13 的去耦电容靠近雷达芯片，间距在 2mm 内；
- 顶层芯片以外区域不走线，保证 GND 连续完整；
- 电源线宽要求 VCC 和 V13 线宽大于 0.5mm，VDDIO、V18 和 VRF 线宽大于 0.25mm；
- V13 和 V18 电源敏感，走线不与相邻层的信号线和 VDDIO 重叠。
- DCDC Layout 参考章节 8.3。

8.4 PCB 双面布局 Layout 要求

双面布局顶层器件只布局雷达芯片，雷达芯片摆放在板子中间对称位置，如下图：




Figure 8-11 PCB 双面布局顶层 Layout

双面布局第二层铺完整 GND，如下图：




Figure 8-12 PCB 双面布局第二层铺 GND

双面布局第四层器件布局，VRF、V13、VCC、VDDIO 和 V18 电容必须紧靠芯片 Pin 脚摆放，DCDC 输出连接 v13 有两种方式，如图 8-13 和图 8-14：




Figure 8-13 PCB 双面布局第四层 Layout (DCDC 布局 1)




Figure 8-14 PCB 双面布局 DCDC Layout (DCDC 布局 2)

PCB 双面布局 Layout 要求：

- VCC、VDDIO、VRF、V18 和 V13 的去耦电容靠近雷达芯片 Pin 脚摆放，间距在 2mm 内；
- 信号线和电源线在芯片阴影区域过孔到第三、第四层走线；
- 电源线宽要求 VCC 和 V13 线宽大于 0.5mm，VDDIO、V18 和 VRF 线宽大于 0.25mm；

8.5 DCDC Layout

DCDC 匹配电路 Layout 示意图：




Figure 8-15 DCDC Layout

DCDC 电路 Layout 要求：

- DCDC 匹配电路按照上图布局 layout；
- DCDC 周边 GND 必须完整，周边 GND 打过孔；
- DCDC 及匹配电路与雷达芯片同层布局时必须间隔 5mm 以上，不同层布局时间隔 1mm 以上，间隔区域 GND 完整且连续。

8.6 时钟 Layout

32M 晶振时钟顶层 layout 示意图：




Figure 8-16 时钟 layout

32M 晶振时钟 layout 要求：

- 32M 晶振与电源 V13、V18 隔 GND，走线尽可能短；
- X1、X2 信号走线两侧铺 GND，减少不必要的信号耦合；
- 晶振 GND 过孔连接第二层 GND。

8.7 天线 Layout

BLE 天线顶层 layout 示意图：




Figure 8-17 BLE 天线 layout

BLE 天线 layout 注意事项：

- 天线布线尽量短；
- 天线布线阻抗必须 50Ω，阻抗控制参考第三层 GND；
- 天线布线附近铺 GND；
- 天线两侧 GND 过孔对称；
- 增加 π 匹配电路。

8.8 对外 SPI Layout

若用户使用了 SPI 接口与外部主机通讯，则需注意以下事项：

- 走线阻抗按照单端 50ohm（正负 10%）控制。
- 时钟与数据之间等长要求为少于 5mm。
- 走线长度少于 10cm。
- 信号线之间间距至少为 2 倍线宽。




Figure 8-20 BOTTOM 层 概要




Figure 8-21 TOP 层 layout




Figure 8-22 GND02 层 layout




Figure 8-23 PWR03 层 layout




Figure 8-24 BOTTOM 层 layout




Figure 8-27 TOP 层 LAYOUT




Figure 8-28 GND02 层 LAYOUT




Figure 8-29 PWR03 层 LAYOUT




Figure 8-30 BOTTOM 层 LAYOUT

9 PCB 性能分析

9.1 底噪测量

PCB 设计不良，会给雷达系统引入过高噪声，进而影响测距性能，以下会介绍测量噪声的方法，以使用户评判 PCB 设计优劣。

由于不同方案所对应的软件资料包不相同，故用户需根据所获取的软件包内容选择相应的底噪测量方法。方法有 2 种：

- ◆ 基于《RadarAnalysisTool》测量（针对 SDK 开发用户）
- ◆ 基于《MotionDetectionDemoTool》测量（针对免开发用户）。

9.1.1 基于 RadarAnalysisTool 测量

测试方法需使用到 PA0（UART1-TX）、PB0（UART0-TX）、PB1（UART0-RX），故 PCB 设计时，需保证这 3 个信号能被引出。

测试准备：

- 上位机工具《RadarAnalysisTool》
- 待测 PCB（根据模组型号烧录专用测试固件《radar_analysis_rs6130_p1806.img》或《radar_analysis_rs6130_p1812.img》）
- 串口转接板（连接 PCB 的 UART0-TX、UART0-RX、UART1-TX）
- 测试环境：保证周边只有被测雷达在工作，若有其他雷达工作会产生干扰。

注：上位机工具与专用测试固件可在[资料包\Software_Kit\04_image](#) 获取。

9.1.1.1 上位机使用方法

步骤一：PCB 上电，并把上述 2 个串口连接到 PC，打开上位机工具。

- (1) 点击页面“平台配置”。
- (2) 选择硬件对应平台“MRS6130-1812”。
- (3) 连接串口，控制口选择 UART0 对应的 COM 口，波特率 115200，数据口选择 UART1 对应的 COM 口，波特率为 1000000。
- (4) 点击“连接设备”。



Figure 9-1 PCB 性能测试步骤一

步骤二：

- (1) 点击页面“参数配置”。
- (2) 依次配置以下参数：多天线模式（1T3R），起始频率（58），最大测量距离（10），最大测量速度（10），距离分辨率（4），速度分辨率（64），帧结构（2DFFT），Interval Chirp N（1），Frame 个数（0），Frame 周期（1183）
- (3) 点击“启动”。




Figure 9-2 PCB 性能测试步骤二

步骤三：

- (1) 点击页面“数据视图”。

- (2) 点击按钮“图像显示方式”并勾选“单个图”。
- (3) 勾选“配置”并在弹出菜单里去勾选“高亮最大值”。
- (4) 最后设置静态移除参数为“10”，注意，设置静态移除参数时，需要先用鼠标框选原有数值，再输入10，输入完成即生效，可看到如下图所示折线图。




Figure 9-3 PCB 性能测试步骤三

9.1.1.2 判断标准

硬件设计良好情况下，测得的噪声特征如下：

- 整体幅值中心约为-76dB。
- 幅值曲线变化平滑，无明显凸起尖峰。




Figure 9-4 正常图形




Figure 9-5 异常图形 (RS6130 受 DCDC 干扰案例)

9.1.2 基于 MotionDetectionDemoTool 测量

测试过程可使用 UART/I2C/SPI 中的任意一个接口，这取决于用户方案设计时所选择的通讯接口。实际测试时，一般可把待测 PCB 接入到我司提供的开发板，再与上位机连接，故 PCB 设计时，需保证通讯接口对应的信号能轻易引出并接入到开发板。

测试准备：

- 上位机工具《MotionDetectionDemoTool》
- 待测 PCB（烧录资料包中的公版固件，详细烧录方法可参考《RS6130_移动检测 DEMO_使用手册》）
- 开发板（MRS6130-AIP-DEV-V1）
- 测试环境：保证周边只有被测雷达在工作，若有其他雷达工作会产生干扰。

注：上位机工具与公版固件可在[资料包\Software_Kit\04_image](#) 获取。

9.1.2.1 上位机使用方法

PCB 上电，并通过开发板连接到 PC，打开上位机工具。PCB 上电后 5 秒内，是雷达做底噪估计的时间，期间需保证雷达前方是尽量静止的环境，否则会干扰底噪估计结果。

步骤 1：上电 5 秒后，选择对应通讯接口，点击“CONNECT”。

步骤 2：勾选“Display Noise Floor”，点击“Get Noise Floor”三次，分别获取到 3 根天线的底噪数据。

步骤 3：底噪结果会显示在右下方。




Figure 9-6 上位机设置步骤

9.1.2.2 判断标准

硬件设计良好情况下，测得的噪声特征如下：

- 底噪缓慢变化，无明显凸起噪声（噪声特征：峰值高于附近值 3~4dB）。
- 多次测量，观察结果均符合上述要求。

注意：底噪估计只在上电 5 秒内做一次，因此，若要重新测量，需重新给雷达上电。




Figure 9-7 正常底噪图形




Figure 9-8 异常底噪图形

9.2 DCDC 输出性能测量

若用户方案使用了 DCDC，则需测量其输出性能，保证满足雷达 V13 电源输入要求。

- 雷达工作时，会周期性发射毫米波探测环境，故 V13 电源会有周期性抽电行为，发射启动瞬间，V13 不可避免地会出现短时电压掉落，但外部电路设计应尽量减少 DCDC 输出到芯片 V13 引脚通路上的 DCR，建议保证跌落幅度少于 50mV，最多不超过 100mV，跌落后电压大于 1.2V。
- DCDC 的开关噪声会耦合到 V13 网络，形成电源纹波（不含上述发射启动瞬间的电压跌落），过高的纹波会对雷达射频产生干扰，故外部电路设计时应在 V13 电源网络放置合适电容，保证 V13 测到的电源纹波 V_{pp} 少于 50mV。

9.3 PCB 性能验证方案

项目	验证标准
功耗	以同一配置下的开发板实测数据作为对比标准，主要关注底电流和平均电流
各路电源质量	VCC 跌落幅度少于 100mV
	V13 跌落幅度少于 50mV，最多不超过 100mV，跌落后电压大于 1.2V
	V13 的电源纹波 V_{pp} 少于 50mV
底噪	同一距离下不同折线的幅度差极值少于 10dB.
	0~2m 幅值低于-72dB，2~4m 幅值低于-76dB，4~10m 幅值低于-80dB
各角度性能	烧录 DEMO 固件，拉距/测角，与开发板做比较

9.4 Q&A

项目	问题	解决方法
各路电源质量	VCC 跌落过大	检查该路电源供电能力
	V13 纹波大	检查 V13 的输出电容是否足够
	V13 瞬态跌落大	根据 PCB 手册中的 BOM 表说明，检查电感/磁珠的 DCR 是否过大，输出电容是否足够
底噪	底噪过大	去掉 DCDC，使用内部 LDO 供电，确认是否 DCDC 带来的影响。
各角度性能	若性能不满足	复核电源质量、底噪
		检查 PCB 地板设计是否满足要求

10 设计 Checklist

用户在设计原理图/PCB 前与设计原理图/PCB 后，均需对照以下检查项进行自查。

10.1 原理图 Checklist

对外连接信号	通讯接口	支持 UART/I2C/SPI 通讯，选定接口后，请参考 章节 7.1 注意事项 检查。
	控制信号	若选用 UART/SPI 时，需保证主控休眠时，主控端相应信号（UATRO 的引脚 RX(PB1)，SPI0 的引脚 CS(PA0),CLK(PA1)）配置为上拉或下拉，否则雷达会有异常漏电，若主控无法提供休眠时的上下拉配置，则需要在外围配置上拉/下拉电阻。
	触发信号	无论选用哪种通讯接口，都推荐主控端分配 IO 控制雷达的 RESET 与 PB0 信号。 当需在线更新雷达的固件时，可通过 RESET 信号复位雷达芯片，若复位时检查到 PB0 被拉低，雷达则会进入固件烧录模式，此时主控可更新雷达固件。
	测试点	预留 PB0、PB1、PA0，用于雷达性能分析。 我司提供雷达分析固件与上位机工具，雷达需通过 UART1-TX (PA0)/UART0-TX (PB0)/UART0-RX (PB1) 与上位机交互。
电源设计	VCC	支持 1.7~5.5V，推荐使用 3.3V。 雷达工作时会周期性发射毫米波探测目标，因此 VCC 上会有周期性波动，加上滤波电容后，一般在 100mV 以内，若外围有电压敏感型器件，如喇叭功放，则不要与雷达共用 VCC。
	VDDIO	支持 1.7~3.6V，推荐使用 3.3V，若 VCC 不大于 3.3V 时，VDDIO 可与 VCC 相连。
		flash 由 VDDIO 供电，若选用 3.3V 以下的 VDDIO 电压，注意 flash 要选用宽压或低

		压型。		
	V13	V13 可由内部 LDO 供电，若需要低功耗，则改由外部 DCDC 供电，雷达射频对外部 DCDC 开关噪声敏感，请参考 章节 7.2 中电路模块说明 ，检查器件选型是否正确。		
	其余设计	其余电源依据 章节 7.2 参考原理图 设计即可，注意检查外围电容容值是否与参考原理图所所示值相同。		
flash 选择	型号选择	参考《关键物料支持列表》选择 flash 型号，若需用支持列表以外的型号，则需自行添加参数，并做验证测试。		
	容量选择	若不使用雷达内部 OTA 更新功能 “内部 OTA”是指先把固件下载到雷达存储的备份区域，再由雷达自行完成固件更新。	免开发方案	选择不少于 512KB 的 flash 即可
			SDK 方案，即定制雷达固件	若非 XIP 方案，则 flash 容量选用不少于 512KB
		若使用雷达内部 OTA 更新功能	则把上述“不使用 OTA”所列场景对应容量翻倍，提供冗余空间存放新固件	
	注意	若使用华邦(WINBOND)的 flash，需要预留 MOSI/MISO 的上拉电阻，以降低 flash 端的休眠漏电。		
其他	参考原理图上的器件选型，请参考 章节 7.2 参考原理图 的说明检查是否选型正确。			
	芯片周边的电容需严格按照 章节 7.2 参考原理图 上的容值设计。			

10.2 PCB Layout Checklist

地板布局	雷达芯片周边 GND 布局，对天线性能有显著影响，请参考 章节 8.1 PCB 地板性能优化 进行设计，尤其是对有横切需求/测角要求高的方案，需严格遵守指导措施的要求	
	芯片周边 PCB 结构尽量对称，尤其是有测角/横切需求的方案，不对称的结构会产生不对称的方向图。	
芯片摆放方式	顶装场景，芯片摆放无要求。	
	侧装场景，首选芯片竖放，即天线 E 面处于水平方向，TX 天线朝上，这样能获得更优的大角度探测能力。	
器件布局	无 DCDC 方案	可参照 章节 8.9 LAYOUT 实例-P1806 模组 布局，单面布局，器件分布在芯片短边两侧，长边两侧不放器件。
	有 DCDC 方案	雷达射频电路对 DCDC 的开关噪声敏感，故 V13 电源上的外部 DCDC 或方案上的其他 DCDC，均应远离雷达芯片。
		首选双面布局，可参照 章节 8.10 LAYOUT 实例-P1812 模组 布局。
	芯片周边的电容靠近对应 pin 脚放置，间距 2mm。	
叠层	至少四层板	顶层：放置雷达芯片，优先把其余器件放于底层，雷达芯片周边不走线，完

		整 GND 更有利于提升测角/横切性能。
		第二层：设置为完整的 GND。不推荐在此层进行走线。
		第三层：按需走线。
		底层：放置其余器件。
走线	VCC/V13 会有 100~200mA 峰值电流，走线优选大于 0.5mm，至少大于 0.3mm。	
	V13 和 V18 电源敏感，走线不与相邻层的信号线和 VDDIO 重叠。	
	若使用了 SPI 作为通讯接口，则需按照 章节 8.8 对外 SPI Layout 进行走线设计。	
	DCDC 的 VCC 输入走线宽度需要大于 0.5mm，VCC 的滤波电容需要靠近 DCDC 的 VCC 引脚。	




Figure 11-2 托盘尺寸示意二

免责声明和著作权声明

本司在本文档中提供的信息力求准确，但并不保证内容完全无误，因使用本文档而发生损害（包括但不限于间接的、偶然的、特殊的损失）或不遵守本文档使用说明而进行的任何不当使用行为（包括但不限于如超压，超频，超温使用）所造成的损失，本司概不负责。

本文中的内容，包括但不限于供参考的 URL 地址，由于产品版本升级或其他原因，与实际内容存在差异，如有变更，恕不另行通知。文档“按现状”提供，不负任何担保责任，包括对适销性、适用于特定用途或非侵权性的任何担保，和任何提案、规格或样品在他处提到的任何担保。

本文档不负任何责任，包括使用本文档内信息产生的侵犯任何专利权行为的责任。本文档在此未以禁止反言或其他方式授予任何知识产权使用许可，不管是明示许可还是暗示许可。

版权所有©2026 珠海正和微芯科技有限公司。保留所有权利。